一种高CMRR和PSRR的共源共栅放大器

　　针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共柵放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE-ON40V 1.0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125.8 dB,相位裕度为62.8°,共模抑制比140.9 dB,电源电压抑制比125.5 dB。

　　当今,模拟集成电路的发展日新月异,作为模拟系统的核心模块,运放的放大倍数、电源抑制比和共模抑制比直接影响整个系统性能的好坏。设计者们需要不断完善运算放大器的设计来适应模拟集成电路的发展要求。高性能运放的设计通常需要考虑电源电压、工艺限制和温度等因素。