CMOS全差分放大器的研究与设计

　　自从上个世纪五十年代集成电路出现以来,在过去的几十年中集成电路都以惊人的速度不断发展着,在理论基础、电路结构方面和制造工艺等方面发生非常巨大变化,如今集成电路已经深入应用到各种电子产品之中。目前,运算放大器的设计由最初的通用型转向定制型,针对不同的使用环境,设计出具有相应特性的运算放大器。本论文首先对运算放大器的各项性能指标进行了分析,并对几种经典的运算放大器结构进行了分析和比较。

　　在传统的运算放大器电路结构的基础上,研究并设计了一种CMOS全差分运算放大器,提高了开环直流增益以及单位增益带宽、压摆率、等性能指标。文中运算放大器的设计是在Cadence软件环境下,基于CSMC 0.5μm CMOS工艺使用Specture进行仿真的。该全差分运算放大器在3.3V电源电压下,开环直流增益为99.47dB,单位增益带宽为204.2MHz,相位裕度为68°,压摆率为221V/μs,建立时间是1.03μs,共模抑制比为77.24dB,电源电压抑制比为72.468dB,版图面积为13550μm2。