全差分运算放大器设计

　　研究设计了全差分、高增益的CMOS运算放大器，本文采用折叠共源共栅结构、连续时间方式共模反馈以及宽摆幅偏置电路。基于CSMC 0.6 μm CMOS工艺，采用HSPICE软件对电路进行仿真。对各性能参数的仿真结果表明，该电路在输入2.5V电压的情况下，此电路的开环直流增益为80dB，相位裕度80°，单位增益带宽74.5MHz，具有较高的增益。

　　运算放大器最早被设计出来的目的是将电压类比成数字，用来进行加、减、乘、除的运算，同时也成为实现模拟计算机(analog computer)的基本建构方块。然而，理想运算放大器的在电路系统设计上的用途却远超过加减乘除的计算。今日的运算放大器，无论是使用晶体管(transistor)或真空管(vacuum tube)、分立式(discrete)元件或集成电路(integrated circuits)元件，运算放大器的效能都已经逐渐接近理想运算放大器的要求。