卓胜微 MAX-SAW 滤波器采用 POI（压电氧化物绝缘体）衬底技术，其晶圆制造工艺融合了材料制备、薄膜沉积、微纳加工等核心技术，以下是具体工艺解析：

一、POI 衬底制备工艺

POI 衬底是 MAX-SAW 滤波器的关键基础，其制备流程如下：

基底材料选择：以硅（Si）晶圆为基底，表面通过键合或外延技术生长一层压电氧化物（如钽酸锂 LiTaO₃、铌酸锂 LiNbO₃等）薄膜，形成 “硅基底 + 压电层 + 绝缘层” 的三明治结构。

薄膜沉积技术：

• 通过射频磁控溅射（RF Sputtering） 或脉冲激光沉积（PLD） 技术，在硅基底上沉积高结晶质量的压电氧化物薄膜，厚度通常为亚微米级（如 0.5-2μm），需精确控制薄膜的晶体取向和均匀性，以确保压电性能。
• 中间绝缘层（如 SiO₂）用于隔离硅基底与压电层，避免电学干扰，提升器件频率稳定性。

二、声学结构制备工艺

MAX-SAW 滤波器通过布拉格反射层（Bragg Reflector）实现声波限制，工艺步骤包括：

布拉格反射层沉积：

• 在 POI 衬底的压电层表面，交替沉积高声速材料（如 W、Mo）和低声速材料（如 SiO₂、SiN），形成多层布拉格反射结构（通常 5-10 层），每层厚度控制在 λ/4（λ 为声波波长），以增强声波垂直限制能力，减少能量泄露。
• 沉积工艺采用电子束蒸发（E-beam Evaporation） 或化学气相沉积（CVD），确保膜层厚度均匀性误差＜1%。

电极图案化：

• 使用光刻（Lithography） 技术在压电层表面定义叉指换能器（IDT）和反射栅电极图案，电极材料通常为 Al 或 Cu，通过溅射 + 剥离（Lift-off） 工艺形成微米级线条（线宽≤2μm），需保证电极边缘光滑，减少信号损耗。

三、微纳加工与器件成型工艺

刻蚀工艺：

• 采用反应离子刻蚀（RIE） 或电感耦合等离子体刻蚀（ICP），对压电层和布拉格反射层进行刻蚀，形成器件所需的三维结构（如空腔、台面），刻蚀深度精度控制在 ±50nm，避免损伤底层材料。

表面处理与钝化：

• 器件表面沉积钝化层（如 SiN），防止电极氧化和外界污染，同时优化声表面波传播特性；钝化层厚度通常为 0.1-0.5μm，需通过等离子增强化学气相沉积（PECVD） 实现均匀覆盖。

四、封装前测试与晶圆级处理

晶圆级测试（WAT）：

• 在封装前对晶圆上的单个滤波器器件进行电性能测试，包括插入损耗、带外抑制、频率温度系数等指标，通过探针台筛选合格芯片，测试精度需达到 ±0.5dB（损耗）和 ±1MHz（频率）。

晶圆减薄与切割：

• 对 POI 衬底背面进行研磨减薄（厚度从 500μm 减至 100-150μm），提高器件散热能力；通过激光切割（Laser Dicing） 或刀片切割（Blade Dicing） 将晶圆划分为单个芯片，切割精度控制在 ±10μm，避免芯片边缘崩裂。

五、核心工艺优势与挑战

优势：

• POI 衬底结合布拉格反射层设计，使 MAX-SAW 滤波器在 sub-3GHz 频段实现低损耗（插入损耗＜2dB）、高带外抑制（＞45dB）和优良的温度稳定性（频率温度系数＜±20ppm/℃）。
• 晶圆级工艺兼容大规模量产，通过标准化光刻和刻蚀流程，可将芯片良率提升至 95% 以上。

挑战：

• 压电氧化物薄膜的结晶质量对器件性能影响显著，需严格控制沉积温度（如 LiTaO₃薄膜需在 500-600℃下沉积）和应力，避免薄膜开裂或晶格畸变。
• 微米级电极图案化和布拉格反射层多层沉积对设备精度要求高，需采用深紫外光刻（DUV）或电子束光刻（EBL）技术，成本较高。

卓胜微 MAX-SAW 滤波器的晶圆制造工艺以 POI 衬底为核心，通过高精度薄膜沉积、微纳加工和声学结构设计，实现了高频段下的高性能滤波功能，其工艺难点在于材料制备和多层结构的精确控制，而规模化生产则依赖于成熟的晶圆级测试和封装前处理流程。