系统实时中断状态和控制寄存器(SRTISC):系统实时中断状态和控制寄存器有RTl的状态和控制位,如图6—7所示。

SRTISC寄存器功能描述如表6—3所示。

实时中断周期如表6—4所示。

注:①表中所示值基于tRTI=1ms。

②初始的RTl时间溢出周期比规定时间少一个l kHz时钟周期。

③text是外部晶体频率的周期。

更多精彩请您关注:

飞思卡尔外部中断由IRQ状态和控制寄存器IRQSC管理

飞思卡尔中断引脚请求状态和控制寄存器(IRQSC)

飞思卡尔实时中断(RTI)

freescale代理